书目详细信息
： VHDL与Verilog HDL比较学习及建模指导
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-118-05779-9:CNY33.00 (含光盘) |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | VHDL与Verilog HDL比较学习及建模指导/.郑亚民, 董晓舟编著 |
| 出版发行项： | 北京:,国防工业出版社:,2008.06 |
| 载体形态项： | 240页:;+图:;+26cm:;+光盘1片 |
| 丛编项： | 可编程逻辑器件快速进阶丛书 |
| 提要文摘： | 本书主要内容包括: VHDL的基础知识和语法、Verilog HDL的基础知识和语法, 在RTL层次上利用这两种硬件描述语言进行实际建模的方法与技巧、实际设计中常见模块的实例设计, Synplify、ModelSim和QuartusⅡ等常用软件工具的使用方法。 |
| 题名主题： | 硬件描述语言 程序设计 |
| 非控主题词： | VHDL语言 |
| 中图分类： | TP312VH |
| 个人名称等同： | 郑亚民 编著 |
| 个人名称等同： | 董晓舟 编著 |
| 记录来源： | CN RENTIAN 20140517 |